|
|
最近一直在看《ARM Cortex-M3權(quán)威指南》這本書，不知道被我翻看了多少遍了，感覺這本書的著迷之處在于每次看都會有點小收獲、小心得，由衷的欽佩作者扎實的技術(shù)功底和嚴(yán)謹(jǐn)?shù)目茖W(xué)態(tài)度（包括英文原著的作者和中文翻譯的作者，都很NB，個人認(rèn)為這本書是中文翻譯最好的嵌入式書籍中的代表作之一）。我之前一直對MCU中的“異�！焙汀爸袛唷边@兩個概念有點模糊，最近終于在這本書中找到了答案，欣喜之余，也把它記錄了下來，同時本著share的思想，也開放給廣大博友，共同進步，當(dāng)然也可能有不準(zhǔn)確的地方，可以隨時博客中留言溝通交流。
所謂“異�！�，即所有能打斷正常執(zhí)行流的事件都可以稱之為異常。平時，我們經(jīng)�；旌鲜褂眯g(shù)語“中斷”與“異�！边@兩個概念，這也是我老是弄混的原因，但是如果不加額外說明，則強調(diào)的都是它們對前臺主程序所體現(xiàn)出來的“中斷”性質(zhì)，也就是說我們平時都以“中斷”來統(tǒng)稱。不過在一些用戶手冊上卻常常將這兩個單獨分開來講，所以我們還是有必要將這兩者分個丁一卯二。我們知道Cortex-M3/M4的中斷系統(tǒng)中前16個中斷都是被稱作系統(tǒng)異常，之后的240個中斷稱之為外部中斷（即內(nèi)核的外部統(tǒng)稱外部中斷），而準(zhǔn)確來講，中斷與異常的區(qū)別在于，那 240 個中斷對 CM3/CM4 核來說都是“意外突發(fā)事件”——也就是說，該請求信號來自CM3內(nèi)核的外面，來自各種片上外設(shè)和外擴的外設(shè)，對CM3/CM4來說是“異步”的；而異常則是因CM3/CM4內(nèi)核的活動產(chǎn)生的——在執(zhí)行指令或訪問存儲器時產(chǎn)生，因此對CM3/CM4來說是“同步”的。
所以說轉(zhuǎn)牛角尖的話，這兩者的確是存在區(qū)別的，哈哈，只不過我們平時不管三七二十一的都稱之為中斷罷了，畢竟這些只是概念上的東西，只是有助理解而已，但是為了科學(xué)的嚴(yán)謹(jǐn)考慮，我們也有必要對這兩者有個準(zhǔn)確的認(rèn)識即可。
好了，就寫到這了，將這部分作為學(xué)習(xí)筆記記錄下來，最后對《ARM Cortex-M3權(quán)威指南》這本書的作者表示感謝，呵呵。未完待續(xù)~
|
|
