[經驗之談]簡單講講為什么高速PCB需要等長布線

ID:71922 發表于 2015-1-10 01:56 | 顯示全部樓層 |閱讀模式

高速信號有效的建立保持窗口比較小，要讓數據和控制信號都落在有效窗口內，數據、時鐘或數據之間、控制信號之間的走線長度差異就很小。具體允許的偏差可以通過計算時延來得到。

其實一般來說，時序邏輯信號要滿足建立時間和保持時間并有一定的余量。只要滿足這個條件，信號是可以不嚴格等長的。然而，實際情況是，對于高速信號來說（例如DDR2、DDR3、FSB），在設計的時候是無法知道時序是否滿足建立時間和保持時間要求（影響因素太多，包括芯片內部走線和容性負載造成的延時差別都要考慮，很難通過計算估算出實際值），必須在芯片內部設置可控延時器件（通過寄存器控制延時），然后掃描寄存器的值來嘗試各種延時，并通過觀察信號（直接看波形，測量建立保持時間）來確定延時的值使其滿足建立時間和保持時間要求。不過同一類信號一般只對其中一根或幾根信號線來做這種觀察，為了使所有信號都滿足時序要求，只好規定同一類信號走線全部嚴格等長。

上面說的是高速并行信號。對于高速的串行信號，如果是帶時鐘的，時鐘和串行數據也必須滿足建立保持時間要求，所以也要控制好長度。

有些高速串行信號雖然帶時鐘，但這個時鐘不是用來鎖存數據而是一個頻率較低的參考時鐘，那么數據和時鐘以及多個通道之間的數據的skew就可以寬松很多，不用嚴格等長，因為接收芯片是能夠正確找出每個通道的起始位并且把參考時鐘經過PLL倍頻和相移來鎖存數據的。例如TMDS信號，串行數據的差分對之間要嚴格等長，但數據之間的skew放寬到+/-20%的時鐘周期。不過為了避免不必要的問題，一般來說像TMDS、PCI-E這些串行信號，通道間一般也要做等長，不過允許的偏差可以比較大，例如200ps以上。

至于低速信號，其建立保持窗口一般在ns級以上，這樣就沒必要做長度控制了，因為無論布線怎么差也很難搞出ns級的skew。

回復

使用道具舉報

返回列表

帳號		自動登錄	找回密碼
密碼			立即注冊

wwwxxx国产_337p日本欧洲亚洲大胆张筱雨_免费在线看成人av_日本黄色不卡视频_国产精品成熟老女人_99视频一区_亚洲精品97久久中文字幕_免费精品视频在线_亚洲色图欧美视频_欧美一区二三区

[經驗之談]簡單講講為什么高速PCB需要等長布線