在Verilog HDL語言中存在三種邏輯運算符:
1) && 邏輯與
2) || 邏輯或
3) ! 邏輯非
"&&"和"||"是二目運算符,它要求有兩個操作數(shù),如(a>b)&&(b>c),(a<b)||(b<c)。"!"是單目運算符,
只要求一個操作數(shù),如!(a>b)
邏輯運算符中"&&"和"||"的優(yōu)先級別低于關(guān)系運算符,"!" 高于算術(shù)運算符。見下例:
(a>b)&&(x>y) 可寫成: a>b && x>y
(a==b)||(x==y) 可寫成:a==b || x==y
(!a)||(a>b) 可寫成: !a || a>
|
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
