ucos iii基于M0移植可運(yùn)行的源碼工程

ID:329972 · 發(fā)表于 2018-5-24 15:54

只寫了兩個(gè)任務(wù)，用了下信號(hào)量。
因?yàn)橛X得實(shí)際工程對(duì)于移植參考價(jià)值比較大，供移植新手參考，程序很丑陋。但是運(yùn)行沒問(wèn)題。

全部資料51hei下載地址：

AN074_Examples_HR8P506-ucos3信號(hào)量可用.rar (2.91 MB, 下載次數(shù): 29)

HR8P506庫(kù)函數(shù)修改記錄

1. StartUp 文件夾分分成MDK_StartUp和iDesigner_StartUp,分別存放MDK和iDesigner的啟動(dòng)文件。Project文件夾分成MDK_Project和iDesigner_Project,分別存放MDK和iDesigner的工程文件。
2. GPIO庫(kù)函數(shù)增加接口
void GPIO_SetBit(GPIO_Pin Pin);
void GPIO_ResetBit(GPIO_Pin Pin);
void GPIO_ToggleBit(GPIO_Pin Pin);
分別對(duì)GPIO進(jìn)行置位，清零，取反操作。

3.    lib_wdt.h 修改  " #define WDT_RegUnLock()       (WDT->LOCK.Word = 1ACCE551)"為"#define WDT_RegUnLock()       (WDT->LOCK.Word = 0x1ACCE551)"。

4.文件作者修改為ESM Application Team

5.所有MDK工程加入--bitband功能。

6.對(duì)lib_timer.h,lib_timer.c庫(kù)函數(shù)進(jìn)行了較大幅度的修改，并對(duì)相關(guān)DEMO程序進(jìn)行了修改。
7.在lib_SCU.c中增加了SCU_OpenXTAL()函數(shù)，用來(lái)開啟外部時(shí)鐘。

8 .if(ADC_InitStruct->VREFP == ADC_VREFP_IO)
ADC->CON1.VRBUF_EN = ENABLE;

修改為
if((ADC_InitStruct->VREFP == ADC_VREFP_IO)||(ADC_InitStruct->VREFP == ADC_VREFP_VREF))
ADC->CON1.VRBUF_EN = ENABLE;
else
ADC->CON1.VRBUF_EN = DISABLE;

9.lib_scu.c,lib_scu.h  添加DeviceClock_Config 函數(shù)，以函數(shù)入?yún)⑿问脚渲檬欠袷鼓芡庠O(shè)時(shí)鐘。刪除使能或不使能外設(shè)時(shí)鐘的宏定義。

void DeviceClock_Config(SUC_TYPE_Periph tppe_periph ,TYPE_FUNCEN NewState );

10. ADC初始化結(jié)構(gòu)體變量中的VRBUF_EN在初始化函數(shù)中已固定配置，可以刪除VRBUF_EN變量以及相關(guān)的賦值。  已經(jīng)刪除ADC_InitStruType中的VRBUF_EN。

11. lib_timer.c中增加PRECNT寄存器的設(shè)置函數(shù)，刪除T16Nx_BaseInit函數(shù)中最后兩句 T16Nx->PRECNT.PRECN=0和 T16Nx->CON0.ASYWEN =T16Nx_BaseInitStruct->T16Nx_ASYWEN;  在CNT和PRECNT設(shè)置函數(shù)中增加T16Nx_ASYWEN關(guān)閉和打開，即寫之前打開寫使能，寫完后關(guān)閉寫使能。修改完畢。
12. /* LVD中斷標(biāo)志位清除 */
#define SCU_LVDClearIFBit() (SCU->LVDCON.IF = 0)改為
#define SCU_LVDClearIFBit() (SCU->LVDCON.IF = 1)

13. 增加PLL配置函數(shù)

/***************************************************************
函數(shù)名：PLLClock_Config
描  述：PLL時(shí)鐘配置,并設(shè)置PLL時(shí)鐘為系統(tǒng)時(shí)鐘
輸入值：pll_en:是否開啟PLL，pll_origin：pll時(shí)鐘源選擇，pll_out：pll輸出頻率選擇，sys_pll：系統(tǒng)時(shí)鐘是否使用PLL時(shí)鐘
輸出值：無(wú)
返回值：無(wú)
***************************************************************/
void PLLClock_Config(TYPE_FUNCEN pll_en , SCU_PLL_Origin  pll_origin ,SCU_PLL_Out pll_out,TYPE_FUNCEN sys_pll )

14.demo程序同步庫(kù)函數(shù)修改
-------------------------------------------------------------------------
V1.2.1
-------------------------------------------------------------------------
15.為所有工程添加InitRam.c，并且修改_Startup.S文件，增加InitRam
函數(shù)，修改flash_demo和Iapdemo，使Flash相關(guān)操作在RAM中運(yùn)行。
16.修改了hr8p506_iap_table.c和hr8p506_iap_table.h,增加了IAPRead函數(shù)
17.修改了HR8P506_startup.s, 增加了IP模塊校準(zhǔn)值加載代碼
18.更新了InitRam.c函數(shù)
19.更新了system_HR8P506.c 中SystemCoreClock = 16000000
20.更新了RTC->CON.PON 清零在RTC初始化時(shí)的順序
21.修改了項(xiàng)目中InitRam.c函數(shù)存放路徑, 從原先的Library文件夾改到iDesigner_StartUp文件夾

2017.6.27
1.修改Library文件夾內(nèi)文本格式，符合Linux編程規(guī)范。
2.檢測(cè)并修改庫(kù)文件中清除中斷標(biāo)志位的函數(shù)。清除時(shí)由以前的 “|=” 改為 “=”。

2017.7.4
1.去除RTC里面不支持bitband的寄存器的位定義，并修改相應(yīng)的demo
2.宏定義WDT_Clear()改為{WDT_RegUnLock();WDT->INTCLR.Word = 0;WDT_RegLock();}
2017.7.5
1.去除頭文件里RTC_YMDW的位定義，并修改相關(guān)demo程序

2017.7.10

1.修改lib_adc.c ，lib_adc.h 增加ADC_GetIEStatus函數(shù)和 ADC_TYPE_IE 枚舉體。
2.lib_uart.c 增加UART_AutoBaudConfig，自動(dòng)檢測(cè)并設(shè)置波特率。
3.lib_euart.c 修改了發(fā)送接收函數(shù)，U7816變?yōu)镋UART。
-------------------------------------------------------------------------
V1.2.2
-------------------------------------------------------------------------
2017.7.28
1."SCU_OpenXTAL"函數(shù)增加“SCU->SCLKEN0.XTAL_LP = 0;”
2017.7.32
1."PLLClock_Config"函數(shù)增加“SCU->SCLKEN0.XTAL_LP = 0;”