標題: 基于FPGA的數(shù)字電子時鐘設(shè)計與實現(xiàn),含源碼,原理圖與WORD格式論文 [打印本頁]
作者: wangdaling 時間: 2018-4-2 14:03
標題: 基于FPGA的數(shù)字電子時鐘設(shè)計與實現(xiàn),含源碼,原理圖與WORD格式論文
這是我用Altera公司下集成軟件Quartus II硬件開發(fā)板來實現(xiàn)的，通過Verilog HDL硬件描述性語言建模來分層次分模塊設(shè)計一個具有時分秒的電子鐘并能設(shè)置任意時刻鬧鐘，在ModelSim上仿真測試，最后在Cyclone IV E的FPGA實驗平臺上實際測試驗證。
本科畢業(yè)論文（設(shè)計）
題目： 基于FPGA的24小時數(shù)字鐘的設(shè)計
姓名：
專業(yè)：
學院：
學號：
導師:
職稱：
基于FPGA的24小時數(shù)字鐘設(shè)計
【摘要】介紹利用verilogHDL硬件描述語言結(jié)合FPGA（Field Programmable Gate Array）編程器件進行數(shù)字鐘的設(shè)計，并通過數(shù)碼管動態(tài)掃描顯示計時結(jié)果。本文采用分層次分模塊的方法，用verilog語言進行設(shè)計。在Quartus II 11.0開發(fā)平臺上完成設(shè)計，編譯，管腳分配，在ModelSim上仿真驗證，并在FPGA硬件上進行測試。該測試結(jié)果表明該設(shè)計方案切實可行。
【關(guān)鍵詞】FPGA；verilog；Quartus II 11.0；ModelSim；數(shù)字鐘
Design of digital clock 24 hours based on FPGA
Medical imaging college of medical engineering professional level 2012
wangling student number: 1063451392
Instructor: he ling li
【abstract】Introducing the design of digital clock combined FPGA with verilogHDL,the time of clock can be displayed with the digital driving circuit.the project adopts the methods of Hierarchical modules to design with verilogHDL.the digital clock is designed,compiled and pin assignment on Quartus II 11.0 ,is simulated on ModelSim and is tested in the experiment box. The simulation waves and test results indicate that the project is feasible.
【key words】 FPGA; verilog; Quartus II 11.0; ModelSim; digital clock
目錄
基于FPGA的24小時數(shù)字鐘設(shè)計
引言
1.軟件與verilogHDL介紹
1.1軟件引入
1.2語言介紹
2.數(shù)字鐘的設(shè)計方案及原理
2.1設(shè)計方案
2.2設(shè)計原理
2.2.1數(shù)字鐘組成框圖
2.2.2數(shù)字鐘層次結(jié)構(gòu)圖
3.核心模塊設(shè)計
3.1頂層模塊
3.2底層模塊
4.管腳分配
5.電路測試
6.注意事項
7.心得與體會
【參考文獻】
致謝
附錄
引言 隨著現(xiàn)代電子技術(shù)的發(fā)展，數(shù)字電子時鐘在家庭，車站，醫(yī)院，辦公等各個場所有著廣泛的應用，成為人們生活的必需品，由于生產(chǎn)工藝上的進步大大降低了現(xiàn)場可編程門陣列（FPGA）的成本，使其成為目前設(shè)計數(shù)字電路的首選器件之一[1]。電子時鐘的精度遠遠大于老式鐘表，而且在鐘表的報時能功能的基礎(chǔ)上不斷發(fā)展，諸如自動定時報警裝置，定時廣播，鬧鐘設(shè)置，甚至各種大型醫(yī)療設(shè)備的定時啟用，智能儀表，機器人，所有這些都是在數(shù)字鐘表的基礎(chǔ)上實現(xiàn)，為其他電路的設(shè)計提供一定借鑒作用[1]。因此對簡單數(shù)字鐘的研究有極大的意義。
1.軟件與verilogHDL介紹1.1軟件引入 Altera® Quartus® II設(shè)計軟件是適合單芯片可編程系統(tǒng)（SOPC）的最全面的設(shè)計環(huán)境[2]。建立工程項目和verilog HDL文件設(shè)計之后，可以使用 Quartus II 軟件中的 Settings 對話框、Assignment Editor 和 Floorplan Editor 指定初始設(shè)計約束條件，例如，引腳分配、器件選項和時序約束條件[2]。Quartus II還提供Compiler Settings 向?qū)Вˋssignments 菜單）協(xié)助用戶指定初始設(shè)計的約束條件。
ModelSim仿真工具是Model公司開發(fā)的，它支持Verilog、VHDL以及他們的混合仿真，它可以將整個程序分步執(zhí)行，使設(shè)計者直接看到程序下一步將要執(zhí)行的語句，而且在程序執(zhí)行的任何步驟任何時刻都可以查看任意變量的當前值。可以在Dataflow窗口觀察某一單元或模塊的輸入輸出連續(xù)變化等，比Quartus 自帶的仿真功能強大的多，支持Testbench，是目前業(yè)界最通用的仿真器之一[2]。
1.2語言介紹 Verilog語言形式簡單，與C語言相近，容易掌握，在門級開關(guān)電路描述方面比VHDL強的多[3]。相比傳統(tǒng)電路原理圖輸入法，verilogHDL設(shè)計周期短，無需專門的設(shè)計工具即可很輕松的將完成的設(shè)計移植到不同廠家的不同芯片中去[3]，并在不同規(guī)模應用時比較方便的作修改調(diào)整。由于verilog HDL的信號位數(shù)是很容易改變的，故可對它進行修改來適應不同的規(guī)模你應用[4]。且在仿真驗證時，仿真測試文件可采用同一種描述語言來對設(shè)計電路進行測試。Verilog HDL 程序是由模塊構(gòu)成的，每個模塊的內(nèi)容都是嵌在module和endmodule兩個語句之間，每個verilog程序包括四個主要部分：端口定義，I/O說明，內(nèi)部信號聲明，功能定義。每個模塊實現(xiàn)特定的功能，模塊是可以進行層次嵌套的。正因為如此，才可以將大型的數(shù)字電路設(shè)計分割成不同的小模塊來實現(xiàn)特定的功能，最后通過頂層模塊調(diào)用子模塊來實現(xiàn)整體功能[4]。
2.數(shù)字鐘的設(shè)計方案及原理2.1設(shè)計方案 本文以FPGA為實驗平臺，采用VerilogHDL語言在Quartus II 11.0開發(fā)環(huán)境下設(shè)計數(shù)字時鐘[5-6]，具有計時，校時，整點報時的功能，具體功能為：1）能夠?qū)πr、分鐘、秒鐘進行正常計時，每日按24小時計時制，能用四個七段式數(shù)碼管清晰顯示時和分，八個LED采用二進制形式來顯示秒鐘。2）具有復位功能，按下reset鍵可以對當前時間清零。3）校驗功能，能夠?qū)?shù)字鐘進行分時設(shè)置，方便在時鐘跑錯時進行校正。4）整點報時功能，當為12：00時和00:00時，蜂鳴器以1Hz的頻率響起12下，報整點功能實現(xiàn)。
數(shù)字鐘的硬件框圖如圖1所示。
0.png (7.76 KB, 下載次數(shù): 86)
下載附件
2018-4-2 16:04 上傳
圖1 數(shù)字鐘的硬件框圖
2.2設(shè)計原理2.2.1數(shù)字鐘組成框圖 數(shù)字時鐘組成框圖如圖2所示。可見，它由2個60進制計數(shù)器、1個24進制計數(shù)器和2個2選1數(shù)據(jù)選擇器共5個模塊組成。3個計數(shù)器共用一個時鐘信號CP，CP是50M系統(tǒng)時鐘分頻后的1Hz信號。在時和分的輸出端接上譯碼電路，用四個共陽極的七段數(shù)碼管顯示出時間[7] ，秒的輸出用8個LED的二進制形式來表示。兩個選擇器分別選擇時計數(shù)器和分計數(shù)器的使能控制信號，對時間進行校正時，在控制端(Adj_hour和Adj_min）的作用下，使能信號接高電平，此時每來一個時鐘信號，計數(shù)器加1計數(shù)，從而實現(xiàn)對小時和分鐘的校正[8]。正常計時時，使能信號來自于低位計數(shù)器的進位輸出，即秒計數(shù)達到59s時，產(chǎn)生輸出信號(Sco=1)使分計數(shù)器加1，分、秒計數(shù)器同時計時到最大值（59s 59min)時 ，產(chǎn)生輸出信號(Mco=1)使小時計數(shù)器加1。
圖2 數(shù)字鐘組成框圖（見51hei附件）
2.2.2數(shù)字鐘層次結(jié)構(gòu)圖 數(shù)字時鐘的層次結(jié)構(gòu)圖如圖3所示。可以看出，整個程序分為兩個層次4個模塊，其結(jié)構(gòu)層次如圖2所示。底層由3個模塊組成，6進制計數(shù)器模塊（counter6.v)、10進制計數(shù)模（counter10.v)和24進制計數(shù)模塊（counter24.v)，頂層有一個模塊(top_clock.v)，它調(diào)用底層的3個模塊完成數(shù)字鐘的計時功能。
圖3數(shù)字鐘程序的層次結(jié)構(gòu)圖
3.核心模塊設(shè)計3.1頂層模塊 建立數(shù)字時鐘工程new project clock，設(shè)計頂層模塊top_clock.v，頂層模塊包括1Hz分頻電路、整點報時電路、數(shù)碼管動態(tài)掃描(移位、選擇)、譯碼、顯示電路。其頂層框圖如圖4所示。
圖4 數(shù)字鐘頂層框圖
（1）生成1Hz時鐘信號模塊
時分秒計數(shù)器的計時時鐘cp為1Hz的信號，而系統(tǒng)時鐘信號（sys_clk）為50MHz，因此需要對50MHz信號進行分頻得到1Hz。具體分頻的代碼為：
always@(posedge sys_clk or negedge reset) begin
if(~reset)begin
cnt<=0;cp<=0;
end else begin
if(cnt=25’d24999999)begin
cp<=~cp;cnt<=0;
end else begin
cnt<=cnt+1;
end
end
end
（2）整點報時模塊
正常計數(shù)時，當分秒計數(shù)達到59分59秒，下一個時鐘信號cp的上升沿到來時蜂鳴器以1Hz的頻率發(fā)出蜂鳴實現(xiàn)整點報時，且N整點時，蜂鳴器就發(fā)出N聲“嘀”響，13時及13時以后的每個整點，蜂鳴器發(fā)出（N-12）聲“嘀”響。具體整點報時代碼為：
assign hour_num=hour[7:4]*10+hour[3:0]+1;
always@(posedge cp or negedge reset)begin
if(~reset) bp_cnt_end<={5{1'b1}};
else if（hour_en）
bp_cnt_end<=((hour_num==24)?12:(hour_num>=13)?(hour_num-12):hour_num)-1;
end
always@(posedge cp or negedge reset)begin
if(~reset) bp_cnt<={5{1'b1}};
else if(hour_en) bp_cnt<=5'b0;
else if(bp_cnt<bp_cnt_end) bp_cnt<=bp_cnt+1'b1;
end
always@(posedge cp or negedge reset)begin
if(~reset) bp_enable<=1'b0;
else if(hour_en) bp_enable<=1'b1;
else bp_enable<=(bp_cnt<bp_cnt_end);
end
assign cp_out=scan_cnt[19] & bp_enable&cp;
（3）掃描信號模塊
數(shù)字鐘工作于正常時，每來一個時鐘信號sys_clk，reg [SCAN_CNT_WIDTH-1:0]scan_cnt進行動態(tài)掃描移位狀態(tài)（00，01，10，11）來選擇一個數(shù)碼管，只要掃描速度足夠快，利用發(fā)光二極管的余暉和人眼視覺的暫留作用，使人感覺每個數(shù)碼管都在顯示。具體掃描代碼為：
always@(posedge sys_clk or negedge reset)
begin
if(~reset)
scan_cnt<=0;
else begin
scan_cnt<=scan_cnt+1;
end
end
always@(*)
begin
case(scan_cnt[SCAN_CNT_WIDTH-1:SCAN_CNT_WIDTH-2])
2'b00:begin DIG_r<=4'b0001; scan_out<=minute[3:0];end
2'b01:begin DIG_r<=4'b0010; scan_out<=minute[7:4];end
2'b10:begin DIG_r<=4'b0100; scan_out<=hour[3:0];end
2'b11:begin DIG_r<=4'b1000; scan_out<=hour[7:4];end
default:begin DIG_r<=4'b0000;scan_out<=4'b0;end
endcase
end
（4）選擇顯示數(shù)據(jù)及譯碼模塊
掃描信號決定某一時刻哪一個數(shù)碼管被點亮，掃描信號也是顯示時間數(shù)據(jù)的選擇信號。由于時間數(shù)據(jù)為BCD碼形式，需譯成七段顯示碼。具體代碼為：
always@(*)
begin
case (scan_out)
0: seg7_out_r = 7'b0111111; // 0
1: seg7_out_r = 7'b0000110; // 1
2: seg7_out_r = 7'b1011011; // 2
3: seg7_out_r = 7'b1001111; // 3
4: seg7_out_r = 7'b1100110; // 4
5: seg7_out_r = 7'b1101101; // 5
6: seg7_out_r = 7'b1111101; // 6
7: seg7_out_r = 7'b0100111; // 7
8: seg7_out_r = 7'b1111111; // 8
9: seg7_out_r = 7'b1100111; // 9
10: seg7_out_r = 7'b1110111; // A
11: seg7_out_r = 7'b1111100; // b
12: seg7_out_r = 7'b0111001; // c
13: seg7_out_r = 7'b1011110; // d
14: seg7_out_r = 7'b1111001; // E
15: seg7_out_r = 7'b1110001; // F
default: seg7_out_r = 7'b0000000;
endcase
end
（4）結(jié)果顯示模塊
assign seg7_out={1'b0,(~seg7_out_r[6:0])};
assign DIG=~DIG_r[3:0];
assign second_out=second[3:0]+second[7:4]*10;
（5）分時校驗模塊
使能端（en），復位（reset）為高電平時有效且計數(shù)器正常計時，分時校驗adj_min,adj_hour 為高電平時(本實驗開發(fā)板將撥碼開關(guān)撥到off狀態(tài))停止計時此時數(shù)碼管處于調(diào)表狀態(tài)（每隔一秒數(shù)碼管分和時的數(shù)字顯示增加1且互不影響），分時校驗為低電平時計數(shù)器正常計時。具體分時校驗代碼為：
assign minL_en=adj_min?vdd:(second==8'h59);
assign minH_en=(adj_min&&(minute[3:0]==4'h9))||(minute[3:0]==4'h9)&&(second==8'h59);
assign hour_en=adj_hour?vdd:((minute==8'h59)&&(second==8'h59));
3.2底層模塊 設(shè)計6進制計數(shù)器模塊（counter6.v）、10進制計數(shù)器模塊（counter10.v）和24進制計數(shù)器模塊（counter24.v）。計數(shù)結(jié)果為BCD碼形式，通過調(diào)用這三個元件可以實現(xiàn)計時（當使能端en和ncr為高電平時，每來一個脈沖，計數(shù)器q加1直到計滿回零）。其各模塊框圖如圖5如下：
圖5 6、10、24進制模塊框圖
（1）6進制計數(shù)器模塊仿真波形及代碼實現(xiàn)
圖6 6進制計數(shù)波形
module counter6 (q,reset,en,cp);
input cp,reset,en;
output[3:0]q;
reg[3:0]q;
always@(posedge cp or negedge reset)
begin
if(~reset)q<=4'b0000;
else if (~en)q<=q;
else if(q==4'b0101)q<=4'b0000;
else q<=q+1'b1;
end
endmodule
（2）10進制計數(shù)器模塊仿真波形及代碼實現(xiàn)
圖7 10進制計數(shù)波形module counter10 (q,reset,en,cp);
input cp,reset,en;
output[3:0]q;
reg[3:0]q;
always@(posedge cp or negedge reset)
begin
if(~reset)q<=4'b0000;
else if(~en)q<=q;
else if(q==4'b1001)q<=4'b0000;
else q<=q+1'b1;
end
endmodule
（3）24進制計數(shù)器模塊仿真波形及代碼實現(xiàn)
圖8 24進制計數(shù)波形
module counter24(cntH,cntL,reset,en,cp);
input cp,reset,en;
output [3:0] cntH,cntL;
reg[3:0]cntH,cntL;
always@(posedge cp or negedge reset)
begin
if(~reset){cntH,cntL}<=8'h00;
else if(~en)
{cntH,cntL}<={cntH,cntL};
else if ((cntH>2)||(cntL>9)||((cntH==2)&&(cntL>=3)))
{cntH,cntL}<=8'h00;
else if ((cntH==2)&&(cntL<3))
begin
cntH<=cntH;
cntL<=cntL+1'b1;
end
else if(cntL==9)
begin
cntH<=cntH+1'b1;
cntL<=4'b0000;
end
else
begin
cntH<=cntH;
cntL<=cntL+1'b1;
end
end
endmodule
4.管腳分配 選擇目標器件并對相應地引腳進行鎖定。在這里所選擇的器件為Altera公司Cyclone E系列的EP4C6E22C8芯片，引腳分配方法如表1。
注：在管腳分配時，F(xiàn)PGA的101引腳會出現(xiàn)出現(xiàn)Error: Can't place multiple pins assigned to pin location Pin_XX (IOC_X28_Y2_N0)
解決方法：
Assignments->Device->Device and pin options->(卡)Dual purpose pin將nCE0以及Other Active Parallel Pins(其他復用的管腳)全部設(shè)置改為： “use as regular IO”默認只給FPGA下載使用選擇復用了就是下載完還可以給普通IO使用。
表1 引腳分配方法
5.電路測試 為驗證設(shè)計電路，最后將程序下載到FPGA開發(fā)板上進行硬件測試。下載目標器件選用Alter公司的Cyclone IV E系列的EP4C6E22C8芯片,用Quartus II 11.0 軟件進行電路綜合及程序下載。器件管腳設(shè)定后，將程序再編譯一次，最終生成可以下載的目標文件。將器件設(shè)定的相應管腳和數(shù)碼管驅(qū)動電路進行連接，最后將目標文件下載到器件當中，則數(shù)碼管顯示計時結(jié)果且能實現(xiàn)分時校驗。通過測試計時結(jié)果與分時校驗正確。
6.注意事項（1）實驗過程中發(fā)現(xiàn)數(shù)碼管部分管子的時不亮時微亮導致數(shù)字的顯示不清晰。分析數(shù)碼管的掃描頻率為系統(tǒng)脈沖50MHz，而FPGA數(shù)碼管的掃描頻率不支持太高頻率或者是數(shù)碼管的管腳不支持太高頻，而把掃描頻率降下來即可（本實驗采用增大掃描頻率的位寬，由于位寬定義的越大，掃描頻率越低）。程序改動如下：
reg[7:0]scan_out改為reg[19:0]scan_out
case(scan_cntt[7:6])改為case(scan_cnt[19:18])
這樣即可解決數(shù)碼管顯示不清的問題。
- 在觀察實驗的過程中將if（cnt==24999999）改成if(（cnt==25000000/k）-1)即可將時間走快k倍方便觀察實驗結(jié)果。
7.心得與體會 本次論文從查閱文獻，結(jié)合實際選題，軟件安裝到可實施方案的設(shè)計，VerilogHDL的編寫,由于是第一次做電子硬件功能設(shè)計：
首先：在設(shè)計思路上存在嚴重模糊，邏輯混亂，尤其在頂層模塊的設(shè)計時不能理清模塊之間的相互關(guān)系，對一些基本概念缺乏準確的認識；
其次：對軟件的安裝及操作環(huán)境的不熟悉導致實驗進行的緩慢；
第三：第一次倉促自學VerilogHDL語言常常犯一些低級的語法錯誤，即使是一個標點、匹配問題、數(shù)據(jù)類型定義錯了都會導致一連串的錯誤，故在編程時一定要倍加仔細；
第四：在仿真波形的觀察與分析上明顯感到專業(yè)知識的不夠，尤其在對分頻，掃描，譯碼，顯示電路這塊由于掃描頻率、延時單位、時間精度及運行時間沒有設(shè)計好導致無法觀察實驗意達到的波形及顯示結(jié)果；
第五：此次論文設(shè)計時間倉促且基礎(chǔ)不夠沒有進一步做數(shù)字時鐘的功能擴展；
第六：實驗是檢驗原理方案的唯一方法，只有通過不斷的嘗試、觀察、分析才能得到正確的實驗結(jié)果。
最后：此次論文也收獲很多，學習了數(shù)字系統(tǒng)自上而下的設(shè)計方法，進一步熟悉層次電路的設(shè)計方法。自頂而下的電子設(shè)計方法能使程序之間條理理清晰，分工明確，便于設(shè)計。同時也培養(yǎng)了自己動手設(shè)計實驗的能力及對計算機軟件編程應用方面的興趣也為今后的學習打好基礎(chǔ)。
【參考文獻】[1]康華光,鄒壽彬.《電子技術(shù)基礎(chǔ)數(shù)字部分（第五版）》[M].北京:高等教育出版社,2005144-146,162-163,121-133.
[2]陳欣波.Alter FPGA 工程師成長手冊[M].北京:清華大學出版社,2012.
[3]夏宇聞.verilog基本知識（下）[J].電子產(chǎn)品世界,2002,（20）:87-90.
[4]夏宇聞.《verilog數(shù)字系統(tǒng)設(shè)計教程》[M].北京:北京航空航天大學,2004年版.
[5]紀欣然,丁一,梁致源.基于FPGA的多功能數(shù)字鐘設(shè)計[J].
電子設(shè)計工程,2012,20（16):177-179.
JI Xin-ran,DING Yi,LIANG Zhi-yuan.Design of
multifunction digital clock based on FPGA [J].Electronic
Design Engineering,2012,20（16）:177-179.
[6]徐大詔.基于FPGA實現(xiàn)的數(shù)字鐘設(shè)計[J].信息技術(shù).
[7]楊軍.基于FPGA的SOPC實踐教程[M].北京:科學出版社,2010.
[8]王琥,任峻.基于FPGA的數(shù)字電子鐘設(shè)計[J].電子設(shè)計工程,2014,22(4):127-129
致謝 本次論文得以完成首先要感謝我的指導老師--何伶俐老師，從選題到寫作方向與思路再到整個論文的完成，在此期間不管大大小小的問題，只要我問到，何老師都會第一時間不厭其煩的為我解答。何老師認真負責的教學精神與樸實的品質(zhì)深深的影響了我，告誡我科研來不得半點虛假，一定要腳踏實地是什么就是什么。其次，感謝參考文獻作者所提到的方法與觀點，正是因為閱讀了作者的相關(guān)著作讓我對層次電路的設(shè)計有了進一步的認識并逐漸熟悉了verilog語言的編程風格。然后我要感謝親愛的同學們，正是因為你們的陪伴與鼓勵使我變得堅強與勇毅，另外也非常感謝網(wǎng)上熱心論壇好友提供的幫助和解答。最后由于專業(yè)知識所限，論文中還存在很多瑕疵和需要研究改進的地方，望老師和同學予以指正。再次感謝四年來老師的諄諄教導，感謝同學的幫助與關(guān)心，祝福我的老師工作愉悅，闔家幸福，我的同學工作順利，勇攀高峰。
附錄（圖片）
（代碼）
0.jpg (23.66 KB, 下載次數(shù): 117)
下載附件
2018-4-2 16:07 上傳
…………
…………
完整的Word格式文檔51黑下載地址（內(nèi)含清晰圖片與源代碼）：
基于FPGA的數(shù)字電子時鐘設(shè)計與實現(xiàn).doc
(6.21 MB, 下載次數(shù): 211)
2018-4-2 13:53 上傳
點擊文件名下載附件
下載積分: 黑幣 -5
作者: chenjunwycj 時間: 2020-6-17 17:29
不錯，值得下載學習。
| 歡迎光臨 (http://www.izizhuan.cn/bbs/) |
Powered by Discuz! X3.1 |
色婷婷精品久久二区二区蜜臂av
|
亚洲黄色网址在线观看|
自拍偷拍免费精品|
亚洲一区在线观看免费|
精品一区在线看|
窝窝社区一区二区|
色多多在线观看|
国产导航在线|
在线免费观看电影网站入口|
亚洲性猛交富婆|
粉嫩精品久久99综合一区|
日本熟妇人妻xxxxx|
日韩精品无码一区二区三区|
国产精品成人av在线|
亚洲视频在线观看视频|
欧美日韩dvd在线观看|
亚洲视频一二三区|
处破女av一区二区|
香蕉久久夜色精品国产|
加勒比久久综合|
欧美日韩卡一|
欧美xxxxhdvideosex|
丝袜视频国产在线播放|
av美女网站|
欧美精品小视频|
国产成人三级在线观看视频|
国产精品50页|
国产精品久久免费观看|
秘密基地免费观看完整版中文
|
国产激情片在线观看|
国产不卡精品视男人的天堂|
国产一区二区三区直播精品电影|
色狠狠色噜噜噜综合网|
中文字幕一区视频|
99久久精品国产导航|
日本中文字幕一区二区视频|
欧美1区视频|
亚洲免费成人av在线|
在线高清欧美|
成人香蕉视频|
aaa在线播放视频|
免费看美女视频在线网站|
日韩写真在线|
天天射天天拍|
黄色免费直接看|
成人精品第一区二区三区|
中文字幕乱在线伦视频中文字幕乱码在线
|
99久久精品久久久久久ai换脸|
热久久视久久精品18亚洲精品|
欧美猛少妇色xxxxx|
中文字幕日韩在线播放|
亚洲男人天堂2023|
精品亚洲一区二区三区在线播放|
欧美片网站yy|
欧美日韩在线综合|
欧美日韩综合不卡|
在线免费不卡电影|
欧美伊人久久久久久久久影院|
欧美性xxxx极品hd欧美风情|
婷婷综合另类小说色区|
亚洲国产精品麻豆|
亚洲少妇屁股交4|
成人免费一区二区三区视频|
国产女同互慰高潮91漫画|
xfplay精品久久|
国产精品实拍|
尤物视频网站在线观看|
色老板亚洲精品一区|
成人高清免费|
另类图片激情|
免费观看视频www|
www亚洲天堂|
2019一级黄色毛片免费看网|
爱爱永久免费视频|
亚洲精品一区二区|
一二三区在线视频|
国产三级在线|
www在线播放|
黄色大片在线播放|
欧亚av在线|
国产私拍福利精品视频二区|
欧美成人家庭影院|
日本久久伊人|
精品国产不卡|
极品av少妇一区二区|
久久美女性网|
国产成人免费av在线|
久久影院午夜论|
亚洲欧美偷拍三级|
狠狠做深爱婷婷久久综合一区|
色菇凉天天综合网|
日韩午夜激情免费电影|
亚洲欧美精品一区二区|
中文字幕亚洲欧美|
97涩涩爰在线观看亚洲|
成人国产精品av|
久久精品五月婷婷|
肉大捧一出免费观看网站在线播放
|
欧美另类激情|
亚洲成人一品|
最新国产乱人伦偷精品免费网站|
免费欧美在线视频|
91免费看视频|
天天综合日日夜夜精品|
日韩小视频在线观看专区|
永久免费看mv网站入口亚洲|
国产91色在线|
鲁片一区二区三区|
欧美成人一区二区在线观看|
精品无码av一区二区三区不卡|
久久精品色妇熟妇丰满人妻|
在线观看亚洲黄色|
四虎影院成人|
黄色仓库视频网站|
a视频在线免费看|
www.久久99|
综合色一区二区|
韩国精品久久久|
亚洲蜜臀av乱码久久精品|
在线影视一区二区三区|
亚洲精品一区二区三区婷婷月|
欧美精品aaa|
国产精品亚洲综合|
国产精品999视频|
日韩精品――色哟哟|
免费视频网站www|
精品久久久免费视频|
天堂网在线.www天堂在线视频|
中文在线√天堂|
成人自拍av|
91精品啪在线观看国产81旧版|
国产毛片一区二区|
午夜伦欧美伦电影理论片|
日韩精品视频在线播放|
国产精品爽爽ⅴa在线观看|
在线不卡日本|
中国免费黄色片|
久草热在线观看|
岛国片在线看|
在线播放免费av|
欧美精品乱码|
99热99精品|
91精品国产综合久久精品图片
|
成人小电影网站|
欧美mv日韩|
99精品久久免费看蜜臀剧情介绍|
在线免费观看不卡av|
欧美久久精品午夜青青大伊人|
久久久av水蜜桃|
日韩久久久久久久久久久|
特级毛片www|
深夜福利小视频|
欧美日韩色网|
五月天综合网站|
国产日韩欧美在线一区|
亚洲精品在线观看视频|
91网站在线看|
日本成人在线免费视频|
黄色一级片免费看|
黄网站免费看|
zzzwww在线看片免费|
国产精品久久久久一区二区三区厕所|
91免费版在线看|
亚洲电影天堂av
|
国产香蕉视频在线|
日本一二三视频|
а√在线中文在线新版|
国产精品红桃|
午夜影院久久久|
国内成人精品一区|
99热久久这里只有精品|
久久久久无码国产精品|
嫩草影院一二三|
9i看片成人免费高清|
亚洲欧美日韩在线观看a三区|
五月天久久比比资源色|
97婷婷大伊香蕉精品视频|
岛国大片在线播放|
成人免费区一区二区三区|
a级免费观看|
国产精品一区二区精品视频观看
|
久久精品国产亚洲精品|
一级全黄肉体裸体全过程|
久草视频手机在线|
美女福利视频导航|
亚洲欧美一级|
成人动漫视频在线|
一区二区亚洲欧洲国产日韩|
中文一区一区三区免费|
精品少妇久久久|
国产视频一二三区|
欧美性生活一级片|
国产精品久久久久aaaa樱花|
九九久久精品一区|
黄色av免费在线播放|
国产乱码一区二区|
国产高清视频在线|
亚洲成人精选|
欧美性生交xxxxx久久久|
国产精品男人爽免费视频1|
中文字幕欧美视频|
私人高清影院 强乱中文字|
成人三级网址|
六月丁香综合|
日韩视频一区在线观看|
国产中文一区二区|
波多野结衣久久久久|
超污视频在线播放|
婷婷激情成人|
国产亚洲欧美激情|
91精品国产91久久|
黄色av电影网站|
国产真实乱全部视频|
成人四虎影院|
久久久国际精品|
97av在线视频免费播放|
91人妻一区二区三区|
先锋影音av中文资源|
偷拍视频一区二区三区|
99精品欧美一区二区三区小说|
久久精品99久久久香蕉|
成人一区二区三|
亚洲欧洲综合在线|
网友自拍亚洲|
99v久久综合狠狠综合久久|
欧美成在线视频|
亚洲小视频网站|
五月精品在线|
а天堂中文最新一区二区三区|
国产精品欧美经典|
国产精品高潮粉嫩av|
久久中文字幕人妻|
综合激情丁香|
在线免费观看日本欧美爱情大片|
欧美日韩黄视频|
日韩亚洲视频|
一道本在线视频|
草草在线视频|
99国产欧美另类久久久精品|
国产综合在线视频|
99久久免费看精品国产一区|
jizzjizzjizz中国|
四季av一区二区三区免费观看
|
九色成人在线|
香蕉视频国产精品|
日韩欧美成人激情|
亚洲熟妇无码av在线播放|
www.国产免费|
一级毛片久久久|
国产色产综合色产在线视频|
国产精品色悠悠|
青青草手机在线观看|
精品久久av|
久久99国产精品免费|
97视频在线观看视频免费视频|
日韩网站在线播放|
黄色高清在线观看|
日本成人中文字幕在线视频|
欧美极度另类性三渗透|
亚洲一级中文字幕|
最新精品视频在线|
麻豆91小视频|
欧洲成人在线视频|
中文字幕在线观看成人|
日本高清视频在线播放|
影音先锋成人在线电影|
亚洲国产美女精品久久久久∴|
成人在线观看黄|
小小女视频网站色琼网站|
亚洲女同一区|
中文字幕亚洲欧美一区二区三区|
国产乱淫av麻豆国产免费|
日本不卡1区2区3区|
美日韩一级片在线观看|
91产国在线观看动作片喷水|
人与动物性xxxx|
av播放在线|
国产日产欧美一区二区三区|
国产高清自拍99|
亚洲天堂网在线观看视频|
日本一区二区三区中文字幕
|
极品美女销魂一区二区三区|
久久免费观看视频|
男的操女的网站|
三级网站视频在在线播放|
最好看的中文字幕久久|
欧美一区二区在线视频观看|
人妻精品无码一区二区|
国产在线日韩精品|
日韩电影中文字幕在线|
天堂www中文在线资源|
一区二区三区不卡在线视频
|
97人人做人人爱|
国产一级视频在线|
a日韩av网址|
在线精品视频一区二区|
久久久999视频|
夜夜操 天天操|
国产美女精品一区二区三区|
成人女保姆的销魂服务|
夜夜嗨aⅴ一区二区三区|
欧美三级一区|
亚洲激情视频在线播放|
偷偷色噜狠狠狠狠的777米奇|
欧美一区二区视频|
国产婷婷色一区二区三区四区|
日本在线视频不卡|
免费在线观看国产黄|
欧美日韩亚洲一区三区|
欧美自拍视频在线|
在线观看中文字幕av|
欧美网色网址|
欧美三级中文字幕|
国产大学生av|
国产原创视频在线观看|
亚洲高清视频的网址|
别急慢慢来1978如如2|
天天操夜夜干|
国产农村妇女精品|
黄色片网址在线观看|
诱人的瑜伽老师3hd中字|
久久综合九色综合97婷婷|
亚洲欧美日韩精品综合在线观看
|
亚洲精品一级二级三级|
亚洲欧美日韩图片|
国模无码国产精品视频|
99精品国自产在线|
亚洲福利视频二区|
四虎影视一区二区|
欧美大陆国产|
亚洲亚裔videos黑人hd|
免费无码毛片一区二区app|
欧洲大片精品免费永久看nba|
国产丝袜高跟一区|
久久免费视频99|
亚洲私拍视频|
亚洲精品www|
欧美成人国产精品高潮|
日韩亚洲精品在线观看|
色伦专区97中文字幕|
亚洲欧美日韩激情|
国产成人1区|
日韩av123|
青青草视频社区|
久久福利影视|
欧美性bbwbbwbbwhd|
jizz视频18|
久久久久久99久久久精品网站|
国产黄色一级网站|
青青草视频免费在线观看|
亚洲观看高清完整版在线观看|
精品人妻一区二区三区免费|
欧美男男激情videos|
日韩成人激情在线|
亚洲欧美综合另类|
欧美成人中文|
国产精品乱码一区二区三区|
夜先锋资源网|
国产精品视频线看|
91国内在线播放|
国产资源在线观看入口av|
日韩电影中文字幕av|
中文字幕国产在线观看|
色777狠狠狠综合伊人|
91福利入口|
天天干 天天插|
国产精品不卡一区二区三区|
毛毛毛毛毛毛毛片123|
午夜影院在线播放|
国产午夜一区二区|
国产强伦人妻毛片|
久久久xxx|
免费观看中文字幕|
成人午夜影院|
精品久久久中文|
亚洲AV成人无码网站天堂久久|
亚洲区小说区图片区qvod按摩|
国产精品91视频|
尤物影院在线播放|
中文字幕制服丝袜一区二区三区|
伊人色在线视频|
h1515四虎成人|
欧美精品xxx|
四虎a级欧美在线观看|
9i在线看片成人免费|
国产福利精品一区二区三区|
成人激情综合|
国模精品系列视频|
色一情一欲一爱一乱|
亚洲色图.com|
乐播av一区二区三区|
黑丝美女一区二区|
国产精品一区二区在线观看|
午夜免费性福利|
91精品国产综合久久小美女|
乱子伦一区二区三区|
三级影片在线观看欧美日韩一区二区
|
亚洲精品一区二区三区99|
中文字幕二区三区|
日本视频在线一区|
